semiconductor / news / / CNBC TV18
華為推出Tau Scaling Law與LogicFolding晶片設計以降低訊號延遲並突破EUV限制。
華為推出Tau Scaling Law與LogicFolding以提升晶片速度而非縮小製程節點。
重點
- LogicFolding將邏輯、類比與記憶體電路緊密堆疊排列以提高效率。
- 華為宣稱採用LogicFolding的新款Kirin晶片將提升41%的電源效率及13%的速度。
- 華為的方法需要新的EDA工具及更佳的多裝置散熱管理。
- 競爭對手指出類似的3D堆疊與封裝技術已使用近十年。
相關公司
由 Newsio 自 CNBC TV18 摘要整理。 摘要方式說明 →